项目前后修改设计共花了二十来天,涉及的几个点做下记录,温故知新。
一、项目简介
二、模块电源设计;
三、RF射频设计;
四、百兆网设计;
五、两片DDR3设计
六、PCIE 5G设计;
1、项目简介
项目原始图稿如下图,关键信号由RF射频、百兆网、两片DDR3、PCIE 5G模块,以及OPA信号采集,数字控制,USB转串口以及一些控制信号接口等低速信号。

项目原始稿
设计完成稿如下:

项目完成稿
2、模块电源设计
双DCDC电源LTM4644Y设计,输入都是12V,一路输出3.3V、2.5V、1.5V、1.2V四路电源;另一路输出1.8V和1.0V。

其中一路LTM4644Y电源SCH
各电源的电流输出以A为计,为确保电流电压的稳定,电容都用了大封装,模块电源采用周围包地的方法。

PCB设计

PCB设计
3、RF射频设计
射频单端50Ω阻抗设计,加粗隔层参考,可以根据介质线宽和介质厚数来决定参考哪一层,一般表层参考第三层(ART03),如果线宽很粗,可以往后参考,参考层的上方铜挖空。
差分100Ω阻抗设计,同理加粗处理。

RF射频SCH

RF之PCB设计

RF之内部处理
4、百兆网设计
以太网到RJ45网口变压器差分等长,对内2MIL,对间尽量等长,网口从差分焊盘处所有层挖空,如果连着高压隔离电容到PGND,则用2MM的线分割。

以太网到网口变压器
以太网的RX和TX的6根信号线分开等长,误差在+-100MIL。

以太网芯片RX和TX
5、两片DD3设计
DDR系列的也写过几篇,在此也再次总结下:
1、 根据芯片资料选择T点还是远端分支(菊花链),一般多片采用菊花链,具体查芯片资料确认;对应端接电阻按芯片布局放置。
2、布局距MCU1000MIL内,两片间距600MIL内最好,方便布线和等长,同时数据和地址不会太长在1500MIL内;当然这也不是绝对,如果层数少间距可以再适量加大,但也不要太大,尽量控制在2000MIL内。如果层数多间距可以更小。
3、数据线同组同层,3W间距,误差10MIL,差分2MIL。各组在条件允许下,尽量所有组等长,不允许条件下,组间误差在200MIL为宜。
4、地址线等长,3W间距,误差100MIL,差分2MIL。
5、VREF电源20MIL。
6、电源平面完整。

数据和地址线

平面和数据线
6、PCIE 5G设计
RX:圆弧设计,差分组内0MIL,组间同层,组间4W,组间等长。

PCIE RX
TX:圆弧设计,差分组内0MIL,组间同层,组间4W,组间等长。电容串接在MCU端。

PCIE TX
CLK:圆弧设计,差分组内0MIL,单独等长,与其他信号4W。电容串接在MCU端。

如若转载,请注明出处:https://www.sumsofter.com/9242.html